跳至內容

宏單元

本頁使用了標題或全文手工轉換
維基百科,自由的百科全書

集成電路設計中,利用宏單元(英語:macrocell,又譯為巨晶元[1])陣列是特殊應用積體電路半定製設計途徑之一。宏單元是由相對邏輯門抽象級別更高的觸發器算術邏輯單元硬體暫存器等組成的預定義邏輯功能實現單元。 這些邏輯單元作為一個宏單元整體被安置在硅片上。在製造過程中,工程師需要構建各個預定義單元之間的金屬互連線,不同的連線方式可以在更高邏輯層次實現不同的功能。現場可編程邏輯門陣列(FPGA)由宏單元構成。

參考文獻

[編輯]
  1. ^ 巨晶元macrocell. 國家教育研究院. [2022-02-27]. (原始內容存檔於2022-02-27).