緩衝記憶體

緩衝記憶體（cache, /kæʃ/，中國大陸譯高速緩存，香港譯緩衝記憶體，台灣譯快取記憶體，中國大陸又稱高速緩衝存儲器、緩存），原始意義是指存取速度比一般隨機存取記憶體（RAM）快的一種RAM，通常它不像系統主記憶體那樣使用DRAM技術，而使用昂貴但較快速的SRAM技術。

原理

Cache一詞來源於1967年的一篇電子工程期刊論文。其作者將法語詞「cache」賦予「safekeeping storage」的涵義，用於電腦工程領域。PC-AT/XT和80286時代沒有Cache，CPU和主記憶體都很慢，CPU直接訪問主記憶體。80386的晶片組增加了對可選的Cache的支援，進階主機板帶有64KB，甚至高端的128KB Write-Through Cache。80486 CPU裏面加入了8KB的L1 Unified Cache，當時也叫做內部Cache，不分代碼和數據，都存在一起；晶片組中的Cache，變成了L2，也被叫做外部Cache，從128KB到256KB不等；增加了Write-back的Cache屬性。Pentium CPU的L1 Cache分為Code和data，各自8KB；L2還被放在主機板上。Pentium Pro的L2被放入到CPU的Package上。Pentium 3開始，L2 Cache被放入了CPU的Die中。從Intel Core CPU開始，L2 Cache為多核共用。

當CPU處理數據時，它會先到Cache中去尋找，如果數據因之前的操作已經讀取而被暫存其中，就不需要再從隨機存取記憶體（Main memory）中讀取數據——由於CPU的執行速度一般比主主記憶體的讀取速度快，主記憶體儲器周期（訪問主記憶體儲器所需要的時間）為數個時鐘周期。因此若要存取主主記憶體的話，就必須等待數個CPU周期從而造成浪費。

提供「緩衝記憶體」的目的是為了讓數據存取的速度適應CPU的處理速度，其基於的原理是主記憶體中「程式執行與數據訪問的局域性行為」，即一定程式執行時間和空間內，被訪問的代碼集中於一部分。為了充分發揮緩衝記憶體的作用，不僅依靠「暫存剛剛訪問過的數據」，還要使用硬件實現的指令預測與數據預取技術——儘可能把將要使用的數據預先從主記憶體中取到緩衝記憶體裏。

CPU的緩衝記憶體曾經是用在超級電腦上的一種進階技術，不過現今電腦上使用的的AMD或Intel微處理器都在晶片內部整合了大小不等的數據緩衝記憶體和指令緩衝記憶體，通稱為L1緩衝記憶體（L1 Cache即Level 1 On-die Cache，第一級片上高速緩衝儲存器）；而比L1更大容量的L2緩衝記憶體曾經被放在CPU外部（主機板或者CPU介面卡上），但是現在已經成為CPU內部的標準組件；更昂貴的CPU會配備比L2緩衝記憶體還要大的L3緩衝記憶體（level 3 On-die Cache第三級高速緩衝儲存器）。

概念的擴充

如今緩衝記憶體的概念已被擴充，不僅在CPU和主主記憶體之間有Cache，而且在主記憶體和硬碟之間也有Cache（磁碟緩衝記憶體），乃至在硬碟與網絡之間也有某種意義上的Cache──稱為Internet臨時資料夾或網絡內容緩衝記憶體等。凡是位於速度相差較大的兩種硬件之間，用於協調兩者數據傳輸速度差異的結構，均可稱之為Cache。

地址映象與變換

主條目：CPU緩衝記憶體 § 組相聯

由於儲存裝置容量遠大於CPU緩衝記憶體的容量，因此兩者之間就必須按一定的規則對應起來。地址映象就是指按某種規則把主記憶體塊裝入緩衝記憶體中。地址變換是指當按某種映象方式把主記憶體塊裝入緩衝記憶體後，每次訪問CPU緩衝記憶體時，如何把主記憶體的實體位址（Physical address）或虛擬地址（Virtual address）變換成CPU緩衝記憶體的地址，從而訪問其中的數據。

緩衝記憶體置換策略

主條目：CPU緩衝記憶體 § 置換策略、分頁和緩衝記憶體檔案置換機制

主記憶體容量遠大於CPU緩衝記憶體，磁碟容量遠大於主記憶體，因此無論是哪一層次的緩衝記憶體都面臨一個同樣的問題：當容量有限的緩衝記憶體的空閒空間全部用完後，又有新的內容需要添加進緩衝記憶體時，如何挑選並捨棄原有的部分內容，從而騰出空間放入這些新的內容。解決這個問題的演算法有幾種，如最久未使用演算法（LFU）、先進先出演算法（FIFO）、最近最少使用演算法（LRU）、非最近使用演算法（NMRU）等，這些演算法在不同層次的緩衝記憶體上執行時擁有不同的效率和代價，需根據具體場合選擇最合適的一種。

參見

• CPU緩衝記憶體
• 分頁
• 磁碟緩衝記憶體
• 緩衝記憶體置換

外部連結

• 處理器的儲存子系統（一）--概述 （頁面存檔備份，存於互聯網檔案館）
• 處理器的儲存子系統（二）-- Cache （頁面存檔備份，存於互聯網檔案館）