DDR SDRAM
此条目的主题是一种存储器类型。关于“DDR”的其他意义和用法，请见“DDR”。 | |
| 研发商 | Samsung JEDEC |
|---|---|
| 类型 | SDRAM |
| 发布日期 | 1998年 |
| 后继机种 | DDR2 SDRAM |
| 计算机存储器类型 |
|---|
| 易失性存储器 |
| RAM |
| 发展中 |
| 历史上 |
| 非易失性存储器 |
| ROM |
| 非易失性随机存储器 |
| 早期非易失性随机存取存储器 |
| 磁式 |
| 光学式 |
| 发展中 |
| 历史上 |
双倍数据率同步动态随机存储器（英语：Double Data Rate Synchronous Dynamic Random Access Memory，简称DDR SDRAM或DDR），为具有双倍资料传输率的SDRAM，其资料传输速度为系统时脉的两倍，由于速度增加，其传输性能优于传统的SDRAM。
DDR SDRAM 在系统时钟的上升沿和下降沿都可以进行数据传输。
JEDEC固态技术协会为DDR存储器设立速度规范[1]，并分为以下两个部分：按内存晶片分类和按内存模块分类。
规格
[编辑]SDRAM在一个时钟周期内只传输一次资料，它是在时钟上升期进行资料传输；而DDR则是一个时钟周期内可传输两次资料，也就是在时钟的上升期和下降期各传输一次资料。
晶片和模块
[编辑]| 标准名称 | I/O 总线时脉 (MHz) |
周期 (ns) |
存储器时脉 (MHz) |
数据速率 (MT/s) |
传输方式 | 模块名称 | 极限传输率 (MB/s) |
| DDR-200 | 100 | 10 | 100 | 200 | 并行传输 | PC-1600 | 1600 |
| DDR-266 | 133 | 7.5 | 133 | 266 | 并行传输 | PC-2100 | 2100 |
| DDR-333 | 166 | 6 | 166 | 333 | 并行传输 | PC-2700 | 2700 |
| DDR-400 | 200 | 5 | 200 | 400 | 并行传输 | PC-3200 | 3200 |
注意：上面列出的数据都是由JEDEC JESD79F指定。所有RAM的上市规格的数据率不一定是JEDEC规范，往往是制造商自行优化，使用更严格的公差或overvolted晶片。
DDR SDRAM 之间有很大的设计上的差异，设计不同的时钟频率，例如，PC-1600被设计运行在100 MHz，至于PC-2100被设计运行在133 MHz。
DDR SDRAM 的模块用于台式电脑，被称为DIMMs，有184只引脚（而不是168针SDRAM，或240针脚的DDR2 SDRAM），并可以从不同notches数目来辨别（DDR SDRAM，有一个，SDRAM，SDRAM DIMMs的有两个）。笔记本电脑上的DDR SDRAM 的SO-DIMMs有200只引脚，引脚相同数量的DDR2的SO-DIMMs。这两种规格的缺口也非常相似，如果不能确定正确的匹配，必须小心插入。
存储芯片
[编辑]- DDR-200：DDR-SDRAM 存储芯片在 100MHz 下运行
- DDR-266：DDR-SDRAM 存储芯片在 133MHz 下运行
- DDR-333：DDR-SDRAM 存储芯片在 166MHz 下运行
- DDR-400：DDR-SDRAM 存储芯片在 200MHz 下运行（JEDEC制定的DDR最高规格）
- DDR-500：DDR-SDRAM 存储芯片在 250MHz 下运行（非JEDEC制定的DDR规格）
- DDR-600：DDR-SDRAM 存储芯片在 300MHz 下运行（非JEDEC制定的DDR规格）
- DDR-700：DDR-SDRAM 存储芯片在 350MHz 下运行（非JEDEC制定的DDR规格）
晶片模块
[编辑]为了要增加内存的容量和带宽，晶片会利用模块结合。例如，有关 DIMMs 的64位bus需要8个 8位的晶片并发处理。与常见的地址线（address lines）的多个晶片被称为memory rank。这个术语被引入，是要避免与晶片内部row和bank的混乱。
- PC-1600存储器模块指工作在 100MHz 下的DDR-200内存晶片，其拥有 1.600GB/s 的带宽
- PC-2100存储器模块指工作在 133MHz 下的DDR-266内存晶片，其拥有 2.133GB/s 的带宽
- PC-2700存储器模块指工作在 166MHz 下的DDR-333内存晶片，其拥有 2.667GB/s 的带宽
- PC-3200存储器模块指工作在 200MHz 下的DDR-400内存晶片，其拥有 3.200GB/s 的带宽
高密度比低密度
[编辑]PC3200是使用带宽 3200 MB / s的DDR - 400晶片设计，在200 MHz的DDR SDRAM 由于 PC3200内存的上升和下降时钟边沿的数据传输，其有效的时钟速率为 400 MHz。
世代
[编辑]| DDR SDRAM Standard |
Bus clock (MHz) |
Internal rate (MHz) |
Prefetch (min burst) |
Transfer Rate (MT/s) |
Voltage | DIMM pins |
SO-DIMM pins |
MicroDIMM pins |
|---|---|---|---|---|---|---|---|---|
| DDR | 100–200 | 100–200 | 2n | 200–400 | 2.5/2.6 | 184 | 200 | 172 |
| DDR2 | 200–533 | 100–266 | 4n | 400–1066 | 1.8 | 240 | 200 | 214 |
| DDR3 | 400–1066 | 100–266 | 8n | 800–2400 | 1.5 | 240 | 204 | 214 |
| DDR4 | 800–1200 | 200–300 | 16n | 1600–5067 | 1.2 | 288 | 260 | 214 |
（DDR1）已被DDR2 SDRAM取代，其中有一些修改，以允许更高的时钟频率。与DDR2的竞争是Rambus 公司的XDR DRAM 。DDR3 SDRAM是一个新的标准，提供更高的性能和新功能。
DDR 预取缓冲器（prefetch buffer）深度为2位元，而DDR2采用4位。虽然DDR2的时钟速率高于DDR，但整体性能并没有提升，主要是由于DDR2高延迟（high latency）。直到2004年DDR2才有明显的提升。
MDDR
[编辑]MDDR是Mobile DDR的缩写，在一些行动电子装置中使用，像是使用移动电话、手持装置、数字音频播放器等。通过包括降低电源电压和先进的刷新选项（advanced refresh options）技术，MDDR可以实现更高的电源效率。
公式
[编辑]利用下列公式，就可以计算出DDR SDRAM时脉。
DDR I/II存储器运作时脉：实际时脉*2。 （由于两笔资料同时传输，200MHz存储器的时脉会以400MHz运作。）
存储器带宽=存储器速度*8 Byte
标准公式：存储器除频系数=时脉／200→*速算法：外频*（除频频率／同步频率） （使用此公式将会导致4%的误差）
注释
[编辑]- ^ The Love/Hate Relationship with DDR SDRAM Controllers. [2011-11-29]. （原始内容存档于2011-10-05）.