扇出晶圓級封裝
扇出晶圓級封裝（英語：Fan-out wafer-level packaging，FOWLP）是一種積體電路封裝技術，是標準晶圓級封裝（WLP）技術的強化。 [1] [2]
傳統技術中，首先對晶圓進行切割，然後對單個裸晶進行封裝。封裝尺寸通常比晶片尺寸大得多。相比之下，在標準WLP流程中，積體電路在仍處於晶圓時進行封裝，然後附有封裝外層的晶圓才被切割；最終的封裝實際上與晶片本身尺寸相同。然而，小封裝限制了有限封裝空間可容納的外部接點。對於需要大量接觸的複雜半導體裝置則可能成為重大限制。
FOWLP的開發就是為了放寬這個限制。與傳統封裝相比，它提供了更小的封裝尺寸、改進的熱性能和電氣性能，並且允許在不增加晶片尺寸的情況下提高觸點數量。
與標準WLP流程相反，FOWLP中，首先對晶圓進行切割，切割出來的晶片會非常精確地重新定位在載體晶圓或面板上，並在每個晶片周圍保留扇出空間。然後通過模塑來重構載體，然後在整個模製區域頂部（晶片頂部和相鄰扇出區域頂部）製作重布線層，然後在頂部形成焊球。
歷史
[編輯]FOWLP技術最開始由英飛凌開發，台積電以此技術為基礎，生產A10處理器。[3]
優點
[編輯]FOWLP不僅消除了晶片互連和基板，實現了更好的電氣性能，降低更低，還在提供了更精細的線路和空間，從而實現更好的可布線性。此外，由於FOWLP使用類似晶圓廠的製程，產量遠高於嵌入式有機基板層壓技術，然而，當在元件上構建基板時，製程必須足夠穩健，才能實現>99.5% 的良率；否則基板和封裝都會報廢。有機層壓基板工業製程、材料和設備的設計初衷並不是為了提供如此高的產量。 然而，嵌入式相對於FOWLP，因為不使用高端晶圓廠製程或材料，成本較低。[5]
參考
[編輯]- ^ Korczynski, Ed. Wafer-level packaging of ICs for mobile systems of the future. Semiconductor Manufacturing & Design Community. 2014-05-05 [2018-09-24]. （原始內容存檔於2018-08-16）.
- ^ Fan-out Wafer Level Packaging. Orbotech. n.d. [2018-09-24]. （原始內容存檔於2018-09-22）.
- ^ 先进封装技术科普：什么是扇出型封装Fan-out Packaging？什么是FOWLP、FOCoS和InFO?. www.zhihu.com. [2024-01-07].
- ^ 扇出型晶圆级封装能否延续摩尔定律？-电子工程专辑. www.eet-china.com. [2024-03-25].
- ^ Keser, Beth (編). Advances in Embedded and Fan‐Out Wafer‐Level Packaging Technologies. Wiley http://dx.doi.org/10.1002/9781119313991. 2019-01-18. ISBN 978-1-119-31413-4. 缺少或
|title=為空 (幫助)
外部連結
[編輯]- Fan-out Wafer Level Packaging (FOWLP). 3dic.org. 2016-10-12 [2018-09-24]. （原始內容存檔於2018-09-23）.
- Butler, David. Fan-Out Wafer Level Packaging: Breakthrough advantages and surmountable challenges. Solid State Technology (www.solid-state.com). August 2016 [2018-09-24]. （原始內容存檔於2018-09-24）.
- Fan-Out Wafer Level Packaging. Patent Landscape Analysis (PDF). Know Made Patent & Technology Intelligence. November 2016 [2018-09-24]. （原始內容存檔 (PDF)於2018-09-24）.