設計規則檢查

設計規則檢查（英語：Design rule checking, DRC）是電子設計自動化的一個重要組成部分，它決定了指定積體電路晶片的物理版圖是否滿足推薦的參數要求，這個要求即設計規則。

設計規則

設計規則是一系列由半導體製造廠商提供的參數，確保設計者能夠畫出正確的光罩板。設計規則是專門針對特定的半導體製造工藝。一種設計規則集，會指定某種幾何和連接限制，以確保足夠的緩衝空間來考慮半導體製程中的變異性，從而確保大部分的部件能正常運作。

最基本的設計規則如右圖所示。首先是單層規則。寬度規則規定了設計中任何形狀的最小寬度。間距規則規定了兩個相鄰物件之間的最小距離。這些規則將存在於每個半導體製造製程層中，最底層的規則通常最小（例如，2007年時大約為100奈米），而最高的金屬層規則比較大（例如，2007年時大約為400奈米）。

雙層規則規定了兩個層之間必須存在的關係。例如，一個包容規則可能規定，一種類型的對象，如接點 (contact) 或通孔 (via) 必須有額外的緩衝量，再被金屬層覆蓋，以2007年的一個典型值，可能是大約10奈米。

實務上還存在許多未在此圖中示出的其他規則類型。最小面積規則如其名稱所示。天線規則則是一些複雜的規則，用於檢查網絡每層面積的比例，以防止在蝕刻中間層時出現問題。^[1] 還有許多此類規則，其細節說明會列在半導體製造商提供的文件中。

學術界的設計規則通常以可縮放參數 λ 來規定，這樣設計中的所有幾何公差都可以定義為 λ 的整數倍。這簡化了現有晶片布局向新製程的遷移。工業規則則更為高度優化，僅近似均勻縮放。設計規則集隨著每一代半導體製程的發展變得越來越複雜。^[2]

設計規則檢查的目的是生產出高良率和高穩定性的產品。如果違反了設計規則，會對設計的功能造成影響。

一般在運行設計規則檢查時，會輸入由版圖導出的GDSII格式文件。由軟體並經過一系列設計規則的技術文件進行處理，產生違反規則的報告。設計者對這些違反規則的數據進行確認。

軟體在定義設計規則的時候，通常會使用一種計算機語言來描述如何對設計規則進行操作。比如Mentor Graphics使用Standard Verification Rule Format (SVRF)。

電子設計自動化（EDA）廠商提供商業化的軟體，主要由

Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3 A survey of the field, from which part of the above summary were derived, with permission.