標準單元
在半導體設計中，標準單元設計方法是指一種特殊應用積體電路設計中使用數字邏輯的方法。
一個標準單元是指一系列由電晶體和連線結構組成的具有布爾邏輯功能或者觸發功能的數字單元。
標準單元的應用
[編輯]標準單元通常可以應用在數字電路設計中的綜合和布局布線階段。
布線
[編輯]在使用布局級網表和單元級庫版圖，布線工具可以增加信號連接線和電源線。
參考資料
[編輯]外部連結
[編輯]- VLSI Technology （頁面存檔備份，存於網際網路檔案館）— This site contains support material for a book that Graham Petley is writing, The Art of Standard Cell Library Design
- Oklahoma State University Portuguese Web Archive的存檔，存檔日期2016-05-17— This site contains support material for a complete System on Chip standard cell library that utilizes public-domain and Mentor Graphics/Synopsys/Cadence Design System tools
The standard cell areas in a CBIC are build-up of rows of standard cells, like a wall built-up of bricks
- Virginia Tech （頁面存檔備份，存於網際網路檔案館）— This is a standard cell library developed by the Virginia Technology VLSI for Telecommunications (VTVT)
- ChipX （頁面存檔備份，存於網際網路檔案館） - Interesting overview of Standard Cell as well as metal layer configurable chip options.
- Low Power Standard Cell Design （頁面存檔備份，存於網際網路檔案館）
- Excellent Book on Standard Cell Characterization and Modeling （頁面存檔備份，存於網際網路檔案館）